

Domanda

1 di 271

Si descriva il funzionamento del componente "compilatore" della catena programmatica, chiarendo quali siano gli ingressi di questo componente e quali le uscite prodotte. Si richiede anche di specificare da chi vengano predisposti gli ingressi ed in quale momento questa predisposizione abbia luogo.

Domanda

2 di 271

Si descriva il funzionamento del componente "assemblatore" della catena programmatica, chiarendo quali siano gli ingressi di questo componente e quali le uscite prodotte. Si richiede anche di specificare da chi vengano predisposti gli ingressi ed in quale momento questa predisposizione abbia luogo.

Domanda

3 di 271

Si descriva il funzionamento del componente "linker" della catena programmatica, chiarendo quali siano gli ingressi di questo componente e quali le uscite prodotte. Si richiede anche di specificare da chi vengano predisposti gli ingressi ed in quale momento questa predisposizione abbia luogo.

Domanda

4 di 271

Si descriva il funzionamento del componente "loader" della catena programmatica, chiarendo quali siano gli ingressi di questo componente e quali le uscite prodotte. Si richiede anche di specificare da chi vengano predisposti gli ingressi ed in quale momento questa predisposizione abbia luogo.

Domanda

5 di 271

Si descriva il funzionamento del componente "debugger" della catena programmatica, chiarendo quali siano gli ingressi di questo componente e quali le uscite prodotte. Si richiede anche di specificare da chi vengano predisposti gli ingressi ed in quale momento questa predisposizione abbia luogo.

Domanda

6 di 271

Si elenchino i cdi una catena programmatica, descrivendo brevemente le funzioni principali che ciascun componente svolge.

Domanda

7 di 271

Si spieghi perch❖ il circuito "register file" fornisce in uscita il contenuto di due suoi registri contemporaneamente.

Domanda

8 di 271

Si descrivano gli ingressi e le uscite di full-adder.

Domanda

9 di 271

Si descriva la differenza tra macchine sequenziali e combinatorie.

Domanda

10 di 271

Con riferimento al formalismo grafico per rappresentare macchine a stati finiti, cosa viene rappresentato dagli archi del grafo?

Domanda

11 di 271

Si spieghi la funzione svolta dal registro CPU chiamato Program Counter.

Domanda

12 di 271

Si spieghi la funzione svolta dal registro CPU chiamato Instruction Register.

Domanda

13 di 271

Si spieghi la funzione del sottoinsieme dei bit di una istruzione macchina chiamato "codice operativo".

Domanda

14 di 271

Indicare quali sono le relazioni fra i formati R e J delle istruzioni MIPS ed i seguenti aspetti chiave dell'architettura: numero di registri accessibili al programmatore e dimensioni della finestra di salto raggiungibile con una istruzione di salto incondizionato.

Domanda

15 di 271

Si elenchino i tipici componenti di una catena programmatica, descrivendo brevemente le funzioni principali che ciascun componente svolge.

Domanda

16 di 271

Si descriva il funzionamento del componente "linker" della catena programmatica, chiarendo quali siano gli ingressi di questo componente e quali le uscite prodotte. Si richiede anche di specificare da chi vengano predisposti gli ingressi ed in quale momento questa predisposizione abbia luogo.

Domanda

17 di 271

Nella architettura MIPS la lunghezza in bit di una istruzione $\neq$ uguale alla dimensione dei registri general purpose della CPU: questa condizione secondo voi $\neq$ necessaria? Quali sarebbero vantaggi e svantaggi di modificarla?

Domanda

18 di 271

Si descrivano i vantaggi e gli svantaggi di avere uno stack separato dedicato al kernel.

Domanda

19 di 271

Si descrivano i vantaggi e gli svantaggi di avere più di due registri di uso generale dedicati al kernel.

Domanda

20 di 271

Si discuta la correttezza della affermazione "la gestione delle periferiche a controllo di programma consente di gestire periferiche pi  critiche in termini di latenza e capacit  di trasferimento dati (banda passante) di quelle gestibili con la tecnica interruzione di programma".

Domanda

21 di 271

Si spieghi per quali aspetti la tecnica di ingresso/uscita chiamata accesso diretto alla memoria (DMA)   migliorativa rispetto alle tecniche controllo di programma ed interruzione di programma.

Domanda

22 di 271

Ha senso ipotizzare una architettura di I/O che utilizzi esclusivamente il DMA e non preveda la possibilit  di interrupt?

Domanda

23 di 271

Come devono essere gestiti i registri della CPU in caso di interrupt?

Domanda

24 di 271

Descrivere quali operazioni effettua l'hardware nella attivazione di un gestore di eccezioni.

Domanda

25 di 271

Si commenti la correttezza della seguente affermazione: "Il pipeling consente ad un maggiore numero di istruzioni di raggiungere il completamento, per unit❖ di tempo, ma non diminuisce il tempo perch❖ una istruzione venga completata".

Domanda

26 di 271

Si chiarisca se una lunga sequenza di istruzioni, priva di salti condizionati, dia luogo ad una migliore o peggiore performance in una cpu con pipelining.

Domanda

27 di 271

Si descrivano degli esempi di "data hazards" e si accenni a come questi si potrebbero affrontare, potendo intervenire sull'hardware della cpu.

Domanda

28 di 271

Quali sono i principali tipi di segnali che si scambiano datapath e unit di controllo e a che cosa servono ?

Domanda

29 di 271

Se si volessero implementare 64 registri general purpose in una architettura MIPS, che conseguenze ci sarebbero sul formato delle istruzioni ?

Domanda

30 di 271

Si descrivano i vantaggi e gli svantaggi di avere una cache di primo livello molto grande, ad esempio di alcuni megabyte.

Domanda

31 di 271

Si descrivano i vantaggi e gli svantaggi di avere cache di primo livello separate per istruzioni e dati in una architettura di cpu con pipelining.

Domanda

32 di 271

Si descrivano i vantaggi e gli svantaggi di mantenere sempre in memoria (in una parte della memoria non paginabile) le page table dei processi piu' utilizzati.

Domanda

33 di 271

Si descrivano gli approcci chiamati write-through e write-back per la gestione delle scritture in memoria, chiarendo i vantaggi che ciascun approccio fornisce.

Domanda

34 di 271

Si motivi la scelta, comune in molti processori, di selezionare il blocco di cache da sostituire in modo casuale.

Domanda

35 di 271

Si descriva la necessit di avere due modi di funzionamento del processore (ad esempio chiamati user e kernel in molti processori) per garantire la coesistenza di spazi di indirizzamento diversi.

Domanda

36 di 271

Si spieghi perch la page table parte dello stato di un processo.

Domanda

37 di 271

Si descriva il funzionamento di una gerachia di memoria che preveda pi livelli di cache.

Domanda

38 di 271

Si chiarisca il motivo per cui non sia ragionevole usare l'approccio chiamato write-through nei sistemi di memoria virtuale.

Domanda

39 di 271

Si descrivano gli approcci chiamati write-through e write-back per la gestione delle scritture in memoria, chiarendo i vantaggi che ciascun approccio fornisce.

Domanda

40 di 271

Si motivi la scelta, comune in molti processori, di selezionare il blocco di cache da sostituire in modo casuale.

Domanda

41 di 271

Si descriva la necessit di avere due modi di funzionamento del processore (ad esempio chiamati user e kernel in molti processori) per garantire la coesistenza di spazi di indirizzamento diversi.

Domanda

42 di 271

Si descriva la necessit di usare un bit di abilitazione / disabilitazione all'accesso in scrittura ad ogni pagina di memoria.

Domanda

43 di 271

Si spieghi perch la page table parte dello stato di un processo.

Domanda

44 di 271

Si spieghi la differenza tra salti condizionati ed incondizionati.

Domanda

45 di 271

Si spieghi la differenza tra salti assoluti e relativi.

Domanda

46 di 271

Si spieghi la differenza, nell'architettura MIPS32, tra i salti incondizionato "j" e quelli "jr".

Domanda

47 di 271

Si spieghi perch , nella architettura MIPS32, i 16 bit del campo immediato di una istruzione "beq" consentano di identificare una tra 2^18 locazioni di memoria.

Domanda

48 di 271

Si spieghi perch , nella architettura MIPS32, i 26 bit del campo address di una istruzione "j" consentano di identificare una tra 2^28 locazioni di memoria.

Domanda

49 di 271

Si spieghi la differenza tra istruzioni macchina e pseudoistruzioni.

Domanda

50 di 271

Si descriva cosa si intende per pipeline stall e perch  sia comunemente chiamata "bubble".

Domanda

51 di 271

Si descriva cosa sia la branch prediction ed in quale modo ci  possa effettivamente migliorare la performance.

Domanda

52 di 271

Si commenti la correttezza della seguente affermazione: "Il pipeling consente ad un maggiore numero di istruzioni di raggiungere il completamento, per unit  di tempo, ma non diminuisce il tempo perch  una istruzione venga completata".

Domanda

53 di 271

Si chiarisca se una lunga sequenza di istruzioni, priva di salti condizionati, dia luogo ad una migliore o peggiore performance in una cpu con pipelining.

Domanda

54 di 271

Si descrivano degli esempi di "data hazards" e si accenni a come questi si potrebbero affrontare, potendo intervenire sull'hardware della cpu.

Domanda

55 di 271

Si descrivano i vantaggi e gli svantaggi di avere una memoria fisica pi  grande dello spazio di indirizzamento virtuale.

Domanda

56 di 271

Si descrivano i vantaggi e gli svantaggi di mantenere sempre in memoria (memoria non paginabile) le page table dei processi pi  utilizzati.

Domanda

57 di 271

Si descrivano i vantaggi e gli svantaggi di avere pi  di due registri dedicati al kernel.

Domanda

58 di 271

Si descrivano i vantaggi e gli svantaggi di avere uno stack separato dedicato al kernel.

Domanda

59 di 271

Si descrivano i vantaggi e gli svantaggi di avere una memoria fisica piú grande dello spazio di indirizzamento virtuale.

Domanda

60 di 271

Si descrivano i vantaggi e gli svantaggi di avere più gestori delle eccezioni, a indirizzi predeterminati, dedicati a specifiche classi di eccezioni o interrupt.

Domanda

61 di 271

Si descrivano i vantaggi e gli svantaggi di avere una cache di primo livello molto grande, ad esempio di alcuni megabyte.

Domanda

62 di 271

Si descriva il problema dell'overflow.

Domanda

63 di 271

Si descrivano le codifiche che conoscete per rappresentare numeri interi positivi e negativi.

Domanda

64 di 271

Si abbia un codice di n bit rappresentante un numero x , il cui valore assoluto sia compreso tra 0 e $(2^{(n-1)} - 1)$. Si descriva come ottenere il codice in complemento a 2 rappresentante il numero $-x$.

Domanda

65 di 271

Si dica a quale prezzo i numeri in virgola mobile consentono di rappresentare valori in un intervallo molto maggiore di quello consentito da rappresentazioni in virgola fissa.

Domanda

66 di 271

Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodita' in figura, e alla relativa logica di controllo per la implementazione delle istruzioni add, and, beq, j, lw, or, slt, sub, sw, si chiede la lista di tutte le istruzioni in cui avviene una scrittura nel register file

The diagram illustrates the internal components and data flow of a CPU multicycle processor. Key components include:

- IR (Instruction Register):** Receives instructions from the MDR and outputs register identifiers (rd, rs, rt) to the register file. It also receives control signals like <controllo> and IRWrite.
- PC (Program Counter):** Holds the current instruction address. It receives <pc> and <pc>Source signals and outputs the address to the IndMem unit.
- Register File:** Stores data for registers. It receives rd, rs, and rt from the IR. It outputs 16-bit values to the ALUSrcA and ALUSrcB multiplexers. It also receives a MemtoReg signal and outputs RegWrite to the MDR.
- ALU (Arithmetic Logic Unit):** Performs operations on 32-bit values from ALUSrcA and ALUSrcB. It outputs a 4-bit result to the ALUOut unit and status signals (Zero, OV) to the MDR.
- MDR (Memory Data Register):** Receives data from IndMem and outputs it to the register file. It also receives control signals like MemtoReg and RegWrite.
- IndMem (Instruction Memory):** Provides the next instruction address to the PC based on the current PC value and the IndMem signal.

Control signals and data paths are color-coded: red for control signals, blue for data paths, and yellow for status signals. The diagram shows the flow of data and control signals between these components, including the use of multiplexers and registers.

☐ non rispondo

☐ tutte le istruzioni R-type (add, and, or, slt, sub)

☐ add, and, lw, or, slt, sub


☐ add, lw, or, sub, sw

☐ tutte meno beq e j

Domanda


67 di 271

Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodita' in figura, e alla relativa logica di controllo per la implementazione delle istruzioni add, and, beq, j, lw, or, slt, sub, sw, si chiede la lista di tutte le istruzioni in cui la ALU usa il registro A come sorgente di una delle sue operazioni



68 di 271

- ☐ non rispondo
- ☐ tutte meno beq e j
- ☐ add, and, beq, or, slt, sub
- ☐ tutte le istruzioni R-type (add, and, or, slt, sub)
- ☐ add, and, or, sub



69 di 271


Facciamo riferimento alla GPU multiscale vista a lezione, riportata per comodità in figura, e alla relativa logica di

The diagram illustrates the MIPS processor architecture, showing the flow of data and control signals between various components:

- Instruction Register (IR):** Receives instructions from the Memory Data Register (MDR) and sends them to the register file and the PC.
- Register File:** A central component that stores register data. It has four ports: *rd*, *rs*, *rt*, and *RegDst*. It receives data from the ALU and sends data to the MDR.
- Memory Data Register (MDR):** Acts as a buffer between the processor and memory. It has two ports: *MemtoReg* and *RegWrite*. It receives data from the ALU and sends data to the register file.
- Program Counter (PC):** Holds the address of the next instruction. It receives data from the ALU and sends data to the IR.
- ALU (Arithmetic Logic Unit):** Performs arithmetic and logical operations. It has two inputs, *A* and *B*, and a 4-bit output. It also receives control signals from the PC and the register file.
- Control Signals:** Various control signals are shown, including *<controllo>*, *IRWrite*, *PCSource*, *<pc>*, *<contr.ALU>*, *Zero, OV*, *lorD*, and *IndMem*.
- Data Flow:** Data flows from memory (DataMemIn, DataMemOut) through the MDR to the register file and ALU. The ALU output is sent to the MDR and the register file. The register file output is sent to the MDR and the ALU.

- # Domanda

Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodità in figura, e alla relativa logica di controllo, si supponga di affrontare in modo diverso da quanto visto a lezione il problema di salvare il PC in EPC per la gestione delle eccezioni. Si supponga di salvare all'inizio di ogni istruzione (fase di fetch) il valore del PC in EPC, utilizzando hardware apposito, in modo da evitare la sottrazione di 4 necessaria se il salvataggio avviene nelle fasi successive. Tale soluzione funziona ?




- ☐ non rispondo
- ☐ no, ? necessario che EPC venga scritto solo se viene notificata la condizione di eccezione
- ☐ funziona, il PC viene salvato, ma non si risparmia nulla in termini di cicli di clock
- ☐ funziona solo per le eccezioni che si verificano in fase di fetch
- ☐ funziona solo per la gestione degli interrupt

Domanda

71 di 271

Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodita' in figura, e alla relativa logica di controllo per la implementazione delle istruzioni add, and, beq, j, lw, or, slt, sub, sw, si chiede quali siano le istruzioni durante la cui realizzazione (fetch + execute) la ALU effettua tre somme.




- ☐ in nessuna, la ALU non ha pipeline ed effettua una operazione aritmetica per istruzione
- ☐ non rispondo
- ☐ add, beq, j, lw, sw
- ☐ add
- ☐ add, lw, sw

Domanda

72 di 271

Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodita' in figura, e alla relativa logica di controllo per la implementazione delle istruzioni add, and, beq, j, lw, or, slt, sub, sw, si chiede quali siano le istruzioni durante la cui realizzazione (fetch + execute) la ALU effettua due o più somme.




- ☐ add, lw, sw
- ☐ tutte le istruzioni

- ☐ add, beq, lw, sw
- ☐ non rispondo
- ☐ in nessuna, la ALU non ha pipeline ed effettua una operazione aritmetica per istruzione

Domanda

73 di 271

Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodit  in figura, e alla relativa logica di controllo per la implementazione delle istruzioni add, and, beq, j, lw, or, slt, sub, sw, si chiede quali siano le istruzioni durante la cui realizzazione (fetch + execute) la ALU effettua due somme ed una sottrazione.




- ☐ sub, beq, slt
- ☐ non rispondo
- ☐ beq, slt
- ☐ sub, beq
- ☐ in nessuna, la ALU non ha pipeline ed effettua una operazione aritmetica per istruzione

Domanda

74 di 271

Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodit  in figura, e alla relativa logica di controllo per la implementazione delle istruzioni add, and, beq, j, lw, or, slt, sub, sw, si chiede quali siano le istruzioni durante la cui realizzazione (fetch + execute) la ALU effettua esattamente due somme (e non tre).




- ☐ add, beq, j, lw, sw
- ☐ and, beq, j, or, slt, sub
- ☐ in nessuna, la ALU non ha pipeline ed effettua una operazione aritmetica per istruzione
- ☐ non rispondo
- ☐ add, lw, sw

Domanda

75 di 271

Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodit  in figura, e alla relativa logica di controllo per la implementazione delle istruzioni add, and, beq, j, lw, or, slt, sub, sw, si chiede quali siano le istruzioni durante la cui realizzazione (fetch + execute) la ALU effettua una sottrazione.



- ☐ sub
- ☐ non rispondo
- ☐ sub, beq
- ☐ beq, slt, sub
- ☐ sub, slt

Domanda

76 di 271

Un segnale periodico ha periodo 5×10^{-6} s. Qual   la frequenza ad esso associata?

Un segnale periodico ha periodo $5 \cdot 10^{-5}$ s. Qual e' la frequenza ad esso associata?

☐ 1MHz

☐ non rispondo

☐ 500Hz

☐ 20kHz

☐ 0.5MHz

☐ 50uHz (u = micro)

Domanda

77 di 271

Si deve realizzare con dischi da 40GB un file server da 1TB.Quanti dischi sono necessari approssimativamente?

☐ 50

☐ non rispondo

☐ 25

☐ 100

☐ 250

☐ 10

Domanda

78 di 271

Un segnale periodico ha frequenza di 33MHz. Qual e' il suo periodo?

☐ non rispondo

☐ circa 900ms

☐ circa 0.3030ps

☐ circa 30.30ns

☐ circa 33s

☐ circa 303us (u=micro)

Domanda

79 di 271

Un server contiene 16GB di memoria RAM suddivisa in 128 moduli. Qual e' la capacita' di ciascun modulo?

☐ 512MB

☐ 2MB

☐ non rispondo

☐ 128MB

☐ 128KB

☐ 32MB

☐ 1024MB

Domanda

80 di 271

Si vuole effettuare un backup (copia di sicurezza) di un hard disk contenente 25GB di dati. Si utilizzano CDROM da 700MB. Approssimativamente quanti CDROM occorreranno per il backup?

☐ 40

☐ 4

☐ 400

☐ 100

☐ non rispondo

☐ 1

Domanda

81 di 271

Un segnale periodico ha periodo 5s. Qual e' la frequenza ad esso associata?

☐ 2Hz

☐ 5Hz

☐ 0.2Hz

- ☐ non rispondo
- ☐ 2MHz
- ☐ 0.5Hz

Domanda

82 di 271

Un segnale periodico ha periodo di 2ns. Qual e' la sua frequenza?

- ☐ 2MHz
- ☐ 5Hz
- ☐ non rispondo
- ☐ 5GHz
- ☐ 500MHz
- ☐ 50MHz

Domanda

83 di 271

Un file server e' condiviso da 16 utenti. Ciascun utente puo' occupare al massimo 1GB di disco. Nel caso peggiore quanti CDROM da 800MB occorrerebbero per fare un backup completo del disco?

- ☐ 21
- ☐ 98
- ☐ 16
- ☐ non rispondo
- ☐ 3

Domanda

84 di 271

Il numero decimale 23 e' rappresentato dal numero binario:

- ☐ 10111
- ☐ non rispondo
- ☐ 10101
- ☐ 01111
- ☐ 10110

Domanda

85 di 271

Il numero binario 1101101 e' rappresentato dal numero esadecimale:

- ☐ 0xD5
- ☐ 0x6D
- ☐ 0x2F
- ☐ non rispondo
- ☐ 0x32

Domanda

86 di 271

Si determini il risultato su 8 bit della somma dei seguenti numeri binari in complemento a due: 1111 1100 + 0001 0001.

- ☐ non rispondo
- ☐ 0000 1111
- ☐ 0111 0000
- ☐ 0001 1001
- ☐ 0000 1101
- ☐ 1110 1100

Domanda

87 di 271

Se 100 e 110 sono numeri in complemento a due di tre cifre binarie quanto vale (100 - 110)?

☐ 001

☐ 110

☐ 010

☐ 101

☐ non rispondo

☐ il risultato non  rappresentabile con tre cifre

Domanda

88 di 271

Qual  l'intervallo dei valori rappresentabili in complemento a due su 4 bit?

☐ -7....+7

☐ -7...+8

☐ 0...+15

☐ -8...+7

☐ non rispondo

☐ -8...+8

Domanda

89 di 271

Se 0111 e 1000 sono numeri in complemento a due di quattro cifre binarie, quanto vale (0111 + 1000)?

☐ 0101

☐ il risultato non  rappresentabile con quattro cifre

☐ 0000

☐ non rispondo

☐ 0001

☐ 1111

Domanda

90 di 271

Se 0111 e 0011 sono numeri in complemento a due di quattro cifre binarie, quanto vale (0111 - 0011)?

☐ il risultato non  rappresentabile con quattro cifre

☐ 1000

☐ non rispondo

☐ 0001

☐ 0100

☐ 0101

Domanda

91 di 271

Se 0111 e 0011 sono numeri in complemento a due di quattro cifre binarie, quanto vale (0111 + 0011)?

☐ 0001

☐ 0100

☐ non rispondo

☐ 0101

☐ 1000

☐ il risultato non  rappresentabile in complemento a due su quattro bit

Domanda

92 di 271

Qual  l'intervallo dei valori rappresentabili in complemento a due su 5 bit?

☐ -16...+16

☐ non rispondo

☐ -16...+15

- ☐ 0...+31
- ☐ -15....+15
- ☐ -15...+16

Domanda

93 di 271

Qual  l'intervallo dei valori rappresentabili in complemento a due su 6 bit?

- ☐ non rispondo
- ☐ -31....+31
- ☐ -32...+32
- ☐ -31...+32
- ☐ 0...+63
- ☐ -32...+31

Domanda

94 di 271

Al massimo quanti caratteri in codifica ASCII possono essere memorizzati in un registro di 32 bit?

- ☐ 1
- ☐ non rispondo
- ☐ 8
- ☐ 16
- ☐ 32
- ☐ 2
- ☐ 4
- ☐ 64

Domanda

95 di 271

Sapendo che il codice ASCII del carattere 'a'  65 decimale, qual  il codice ASCII di 'D' (esadecimale)?

- ☐ 0x0D
- ☐ 0x64
- ☐ non rispondo
- ☐ 0x44

Domanda

96 di 271

Avendo a disposizione 16 bit, al massimo quanti caratteri in codifica ASCII possono essere memorizzati?

- ☐ 4
- ☐ non rispondo
- ☐ 1
- ☐ 2
- ☐ 32
- ☐ 16
- ☐ 8
- ☐ 64

Domanda

97 di 271

Al massimo quanti caratteri in codifica ASCII possono essere memorizzati in due registri da 32 bit ciascuno?

- ☐ 64
- ☐ 16
- ☐ 8
- ☐ 4
- ☐ non rispondo
- ☐ 2

- ☐ 1
- ☐ 32

Domanda

98 di 271

Qual  il codice ASCII del carattere 'd' (in binario)?

- ☐ 01000100
- ☐ non rispondo
- ☐ 01100010
- ☐ 01100100

Domanda

99 di 271

Qual  il codice ASCII del carattere 'd' (in decimale)?

- ☐ 64
- ☐ non rispondo
- ☐ 68
- ☐ 100

Domanda

100 di 271

Qual  il codice ASCII del carattere 'd' (in esadecimale)?

- ☐ 0x100
- ☐ 0x68
- ☐ non rispondo
- ☐ 0x64

Domanda

101 di 271

Sia 1 00000001 000000000000000000000001 la rappresentazione IEEE 754 in singola precisione (1 bit di segno, 8 di esponente, 23 di mantissa) di un numero. Tale numero :

- ☐ non rispondo
- ☐ compreso fra 0 e 1
- ☐ compreso fra -1 e 0
- ☐ minore di -1

/div>

Domanda

102 di 271

Sia 0 10010000 000000000000000000000000 la rappresentazione IEEE 754 in singola precisione (1 bit di segno, 8 di esponente, 23 di mantissa) di un numero. Tale numero :

- ☐ non rispondo
- ☐ non ha significato nella codifica IEEE 754
- ☐ una potenza di 2 negativa
- ☐ un numero intero positivo

Domanda

103 di 271

Sia 0 10000000 100000000000000000000000 la rappresentazione IEEE 754 in singola precisione (1 bit di segno, 8 di esponente, 23 di mantissa) di un numero. Tale numero :

- ☐ 3
- ☐ non rispondo
- ☐ 2^(128)
- ☐ 2^(30)+2^(22)

Domanda

104 di 271

Sia 0 00000001 1000000000000000000000 la rappresentazione IEEE 754 in singola precisione (1 bit di segno, 8 di esponente, 23 di mantissa) di un numero. Tale numero $\diamond$:

☐ un numero positivo il cui modulo $\diamond$ molto pi $\diamond$ piccolo di 1

☐ $2^{(23)}+2^{(22)}$

☐ non rispondo

☐ $2^{(22)}$

Domanda

105 di 271

Sia 0 10000000 1100000000000000000000 la rappresentazione IEEE 754 in singola precisione (1 bit di segno, 8 di esponente, 23 di mantissa) di un numero. Tale numero $\diamond$:

☐ 3

☐ minore di 3

☐ non rispondo

☐ maggiore di 3

Domanda

106 di 271

Sia 0 10000010 0110000000000000000000 la rappresentazione IEEE 754 in singola precisione (1 bit di segno, 8 di esponente, 23 di mantissa) di un numero. Tale numero $\diamond$:

☐ non rispondo

☐ 0,375

☐ 11

☐ 3

Domanda

107 di 271

Sia 1 01111111 00000000000000000000001 la rappresentazione IEEE 754 in singola precisione (1 bit di segno, 8 di esponente, 23 di mantissa) di un numero. Tale numero $\diamond$:

☐ minore di -1

☐ non rispondo

☐ maggiore di -1

☐ -1

Domanda

108 di 271

Se una ROM ha un numero di elementi indirizzabili pari a 512 ed ogni elemento $\diamond$ composto da 32 bit, quanti saranno i bit in uscita (ampiezza) della ROM?

☐ Non rispondo

☐ 32

☐ 128

☐ 256

☐ 16

Domanda

109 di 271

Se una ROM ha un numero di elementi indirizzabili pari a 1024 ed ogni elemento $\diamond$ composto da 32 bit, quanti saranno i bit in uscita (ampiezza) della ROM?

☐ 32

☐ 128

☐ Non rispondo

☐ 16

☐ 256

Domanda

110 di 271

Se una ROM ha un numero di elementi indirizzabili pari a 2048 ed ogni elemento $\blacklozenge$ composto da 32 bit, quanti saranno i bit in uscita (ampiezza) della ROM?

☐ Non rispondo

☐ 16

☐ 32

☐ 256

☐ 128

Domanda

111 di 271

Se una ROM ha un numero di elementi indirizzabili pari a 512 ed ogni elemento $\blacklozenge$ composto da 16 bit, quanti saranno i bit in uscita (ampiezza) della ROM?

☐ 128

☐ 16

☐ Non rispondo

☐ 32

☐ 256

Domanda

112 di 271

Se una ROM ha un numero di elementi indirizzabili pari a 256 ed ogni elemento $\blacklozenge$ composto da 16 bit, quanti saranno i bit in uscita (ampiezza) della ROM?

☐ 128

☐ 256

☐ 64

☐ Non rispondo

☐ 16

Domanda

113 di 271

Se una ROM ha un numero di elementi indirizzabili pari a 1024 ed ogni elemento $\blacklozenge$ composto da 16 bit, quanti saranno i bit in uscita (ampiezza) della ROM?

☐ 32

☐ Non rispondo

☐ 16

☐ 256

☐ 128

Domanda

114 di 271

Se una ROM ha un numero di elementi indirizzabili pari a 2048 ed ogni elemento $\blacklozenge$ composto da 16 bit, quanti saranno i bit in uscita (ampiezza) della ROM?

☐ 256

☐ 16

☐ 128

☐ Non rispondo

☐ 32

Domanda

115 di 271

Se una ROM ha un numero di elementi indirizzabili pari a m ed ogni elemento $\blacklozenge$ composto da n bit, quanti saranno i bit in uscita (ampiezza) della ROM?

☐ $n \times 2^m$

☐ 2^n

- ☐ Non rispondo
- ☐ n
- ☐ $n \wedge m$
- ☐ m

Domanda

116 di 271

Se una ROM ha un numero di elementi indirizzabili pari a 1024 ed ogni elemento $\blacklozenge$ composto da 16 bit, quanti saranno i bit in uscita (ampiezza) della ROM?

- ☐ 128
- ☐ Non rispondo
- ☐ 4
- ☐ 256
- ☐ Nessuna delle altre risposte
- ☐ 32

Domanda

117 di 271

Se una ROM ha un numero di elementi indirizzabili pari a 512 ed ogni elemento $\blacklozenge$ composto da 16 bit, quanti saranno i bit in uscita (ampiezza) della ROM?

- ☐ Non rispondo
- ☐ 2^{16}
- ☐ 16×2^{512}
- ☐ 16×512
- ☐ 512
- ☐ 16

Domanda

118 di 271

Se una ROM ha un numero di elementi indirizzabili pari a 2^{10} ed ogni elemento $\blacklozenge$ composto da 2^5 bit, quanti saranno i bit in uscita (ampiezza) della ROM?

- ☐ Non rispondo
- ☐ 10
- ☐ 5
- ☐ 32
- ☐ 10/5
- ☐ 1024

Domanda

119 di 271

Qual $\blacklozenge$ il massimo numero di ingressi che pu $\blacklozenge$ avere un multiplexer con 4 linee di selezione?

- ☐ Non rispondo
- ☐ 10
- ☐ 48
- ☐ 16
- ☐ 32

Domanda

120 di 271

Qual $\blacklozenge$ il massimo numero di linee di ingresso che pu $\blacklozenge$ avere un multiplexer con 5 linee di selezione?

- ☐ 16
- ☐ 32
- ☐ Non rispondo
- ☐ 48
- ☐ 10

Domanda

121 di 271

Quante linee di selezione sono necessarie in un multiplexer con 12 ingressi?

☐ Non rispondo

☐ 6

☐ 4

☐ 3

☐ 5

Domanda

122 di 271

Quante linee di selezione sono necessarie in un multiplexer con 16 ingressi?

☐ 5

☐ Non rispondo

☐ 4

☐ 6

☐ 3

Domanda

123 di 271

Quante linee di selezione sono necessarie in un multiplexer con 6 ingressi?

☐ 4

☐ 6

☐ 5

☐ Non rispondo

☐ 3

Domanda

124 di 271

Quante linee di selezione sono necessarie in un decoder con 8 linee d uscita?

☐ 3

☐ Non rispondo

☐ 5

☐ 2

☐ 4

Domanda

125 di 271

Quante linee di selezione sono necessarie in un decoder con 16 linee di uscita?

☐ 5

☐ 3

☐ 4


☐ Non rispondo

☐ 2

Domanda

126 di 271

Il diagramma rappresenta una macchina a stati finiti che:




- ☐ E' un contatore modulo 4 che si arresta se l'ingresso Y vale 0
- ☐ non rispondo
- ☐ ha un numero di bit di uscita superiore al numero di bit di ingresso, quindi deve essere realizzata come macchina di Mealy
- ☐ E' un contatore modulo 4 che si azzerà se l'ingresso Y vale 0
- ☐ genera un'uscita Y che resta a 1 per un numero di cicli di clock pari al valore iniziale dell'ingresso X

Domanda

127 di 271

Il diagramma rappresenta una macchina a stati finiti che:




- ☐ genera un'uscita X su due bit dipendente dal numero di periodi di clock in cui l'ingresso Y è rimasto a 1
- ☐ E' un contatore modulo 4 che si arresta se l'ingresso Y vale 0
- ☐ non rispondo
- ☐ E' un contatore modulo 4 che si azzerà se l'ingresso Y vale 0
- ☐ ha un numero di bit di uscita superiore al numero di bit di ingresso, quindi deve essere realizzata come macchina di Mealy

Domanda

128 di 271

Il diagramma rappresenta una macchina a stati finiti che:




- ☐ non rispondo
- ☐ E' un contatore modulo 4 che si azzerà quando l'ingresso C vale 0
- ☐ conta (in modulo 4) le transizioni del valore dell'ingresso C
- ☐ non può funzionare correttamente in quanto, se il valore di C rimane fisso, non tutti gli stati vengono percorsi
- ☐ realizza un contatore up (crescente) o down (decrescente) a seconda del valore dell'ingresso C

Domanda

129 di 271

Il diagramma rappresenta una macchina a stati finiti che:




- ☐ genera un'uscita X su due bit dipendente dal numero di periodi di clock in cui l'ingresso Y è rimasto a 1
- ☐ mantiene l'uscita a 1 per un numero di periodi di clock determinato dal valore dell'ingresso alla fine di un periodo con uscita a 0
- ☐ non rispondo
- ☐ E' un contatore modulo 4 che si arresta se l'ingresso Y vale 0
- ☐ non può funzionare correttamente in quanto il numero di bit di uscita è superiore al numero di bit di ingresso

Domanda

130 di 271

Il diagramma rappresenta una macchina a stati finiti che:



- ☐ non rispondo
- ☐ realizza un contatore che si azzerava quando l'ingresso C vale 0
- ☐ genera in uscita un segnale di clock il cui periodo $\diamond$ doppio di quello dell'ingresso
- ☐ non puo' funzionare correttamente in quanto alcune transizioni vengono imboccate indipendentemente dal valore dell'ingresso C
- ☐ conta in modulo 3 o 4 a seconda del valore del segnale di controllo C

Domanda

131 di 271

A ciascuna pseudo-istruzione MIPS32 corrisponde:

- ☐ una o pi $\diamond$ istruzioni macchina
- ☐ esattamente due istruzioni macchina
- ☐ non rispondo
- ☐ nessuna istruzione macchina
- ☐ esattamente una istruzione macchina

Domanda

132 di 271

Le pseudo-istruzioni dell'assembly MIPS32 servono anche a:

- ☐ risparmiare tempo di esecuzione
- ☐ non rispondo
- ☐ risparmiare spazio occupato dall'eseguibile in memoria
- ☐ migliorare le prestazioni del processore
- ☐ a migliorare la leggibilit $\diamond$ del codice
- ☐ risparmiare sul numero dei registri usati

Domanda

133 di 271

In generale, una pseudo-istruzione

- ☐ non rispondo
- ☐ $\diamond$ sempre pi $\diamond$ veloce di una istruzione macchina nativa
- ☐ richiede sempre pi $\diamond$ memoria di una istruzione macchina nativa
- ☐ impiega le stesse risorse delle istruzioni in cui viene tradotta
- ☐ $\diamond$ sempre pi $\diamond$ lenta di una istruzione macchina nativa
- ☐ richiede sempre meno memoria di una istruzione macchina nativa

Domanda

134 di 271

Nell'architettura MIPS32 quanti sono i bit presenti in una parola di memoria?

- ☐ 16
- ☐ non rispondo

- ☐ 8
- ☐ 1
- ☐ 64
- ☐ 5
- ☐ 32
- ☐ 4

Domanda

135 di 271

Nell'architettura MIPS32 con quanti bit viene codificata una istruzione?

- ☐ 4
- ☐ 5
- ☐ 16
- ☐ 32
- ☐ 1
- ☐ non rispondo
- ☐ 8
- ☐ 64

Domanda

136 di 271

Nell'architettura MIPS32 quanti bit occorrono per specificare un registro generale (specificare = indicare quale registro, tra i registri presenti nella cpu)?

- ☐ 64
- ☐ non rispondo
- ☐ 32
- ☐ 8
- ☐ 5
- ☐ 1
- ☐ 4
- ☐ 16

Domanda

137 di 271

Nell'architettura MIPS32 qual è la più piccola quantità di memoria indirizzabile con una singola istruzione macchina (prescindendo dal fatto che il dato sia allineato o meno)?

- ☐ 1 bit
- ☐ non rispondo
- ☐ byte (8 bit)
- ☐ half-word (16 bit)
- ☐ word (32 bit)

Domanda

138 di 271

Nell'architettura MIPS32 quanti bit sono presenti in un registro general-purpose della cpu?

- ☐ 5
- ☐ non rispondo
- ☐ 4
- ☐ 32
- ☐ 16
- ☐ 64
- ☐ 8
- ☐ 1

Domanda

139 di 271

Nell'ISA (Instruction Set Architecture) del MIPS32 la lunghezza in bit di una istruzione macchina:

☐ non rispondo

☐ non  fissa, ma dipende dal tipo di istruzione

☐  costante e pari ad una word (32 bit)

☐ non  fissa, ma dipende dalla dimensione degli argomenti (valori immediati a 16 o 32 bit ecc.)

☐  costante e pari ad una double word (64 bit)

Domanda

140 di 271

Nella sintassi dell'assembly MIPS32, che cosa rappresenta la stringa "\$0"?

☐ la locazione di memoria numero 0

☐ non rispondo

☐ il valore esadecimale 0

☐ il registro generale numero 0

☐ il valore binario 0

☐ quella parte di processore chiamata "coprocessore 0"

Domanda

141 di 271

Nell'architettura MIPS32 quanti registri general-purpose sono presenti in cpu?

☐ 32

☐ 1

☐ 5

☐ 16

☐ 4

☐ non rispondo

☐ 64

☐ 8

Domanda

142 di 271

A quale istruzione simbolica MIPS corrisponde il codice macchina esadecimale 0xad0a0000?

☐ sh \$10, 0(\$8)

☐ sb \$8, 0(\$10)

☐ sw \$18, 0(\$16)

☐ sb \$10, 0(\$8)

☐ non rispondo

☐ sh \$8, 0(\$10)

☐ sw \$10, 0(\$8)

Domanda

143 di 271

Considerando il seguente spezzone di codice si specifichi qual  il valore (in decimale) specificato nei meno significativi 16 bit dell'istruzione macchina beq:

```
beq $9, $8, L1
add $16, $16, $16
add $16, $16, $16
j EXIT
L1:
sub $15, $16, $9
EXIT:
... # altre istruzioni che non ci interessano
```

☐ non rispondo

☐ 16

☐ 0

☐ 4

☐ 3

☐ 2

☐ 8

Domanda

144 di 271

A quale codice macchina espresso in esadecimale corrisponde la istruzione simbolica MIPS 'jr \$31'?

☐ 0x04013ffc

☐ 0x03e00008

☐ non rispondo

☐ 0x21090004

☐ 0x81080004

☐ 0x214affff

☐ 0x21100001

☐ 0xad280000

Domanda

145 di 271

Considerando il seguente spezzone di codice si specifichi qual  il valore (in decimale) specificato nei meno significativi 16 bit dell'istruzione macchina beq:

```
beq $9, $8, L1
add $16, $16, $16
L1:
sub $15, $16, $9
... # altre istruzioni che non ci interessano
```

☐ 2

☐ 0

☐ 8

☐ non rispondo

☐ 1

☐ 16

Domanda

146 di 271

A quale istruzione simbolica MIPS corrisponde il codice macchina esadecimale 0x8d090000?

☐ lw \$9, 0(\$8)

☐ sb \$9, 0(\$8)

☐ lw \$17, 0(\$16)

☐ non rispondo

☐ lb \$9, 0(\$8)

☐ sw \$9, 0(\$8)

☐ la \$9, 0(\$8)

Domanda

147 di 271

A quale codice macchina esadecimale corrisponde la istruzione assembly MIPS "lw \$8, 1(\$9)"?

☐ 0x8d280001

☐ 0x81080004

☐ 0xad280000

☐ 0x04013ffc

☐ 0x214affff

☐ non rispondo

☐ 0x21100001

☐ 0x21090004

Domanda

148 di 271

Considerando il seguente spezzone di codice si specifichi qual  il valore (in esadecimale) specificato nei 26 bit dell'istruzione j (ipotizzando che l'istruzione beq venga memorizzata all'indirizzo 0x00400000):

```
beq $9, $8, L1
add $18, $16, $17
```

j EXIT
L1:
add \$16, \$17, \$18
EXIT:
... # altre istruzioni che non ci interessano

☐ 0x1

☐ 0x0100001

☐ non rispondo

☐ 0x0400010

☐ 0x040000C

☐ 0x0100004

☐ 0x4

☐ mancando delle informazioni, non è possibile specificare la risposta

Domanda

149 di 271

Dire a quale istruzione macchina MIPS corrisponde il codice macchina esadecimale 0x3c100000

☐ non rispondo

☐ lui \$0, 0

☐ jr \$31

☐ lui \$8, 0

☐ lui \$2, 0

☐ lui \$16, 0

Domanda

150 di 271

Considerando il seguente spezzone di codice si specifichi qual è il valore (in esadecimale) specificato nei 26 bit dell'istruzione j (ipotizzando che l'istruzione beq venga memorizzata all'indirizzo 0x00400000):

beq \$9, \$8, L1
add \$18, \$16, \$17
j EXIT
L1:
add \$16, \$17, \$18
sub \$15, \$16, \$9
EXIT:
... # altre istruzioni che non ci interessano

☐ 0x8

☐ 0x0100002

☐ non rispondo

☐ 0x0400010

☐ 0x0100005

☐ 0x0400014

☐ 0x2

☐ mancando delle informazioni, non è possibile specificare la risposta

Domanda

151 di 271

Dire a quale istruzione macchina MIPS corrisponde il codice macchina esadecimale 0x3c080002

☐ lui \$16, 2

☐ lui \$2, 2

☐ jr \$31

☐ lui \$0, 2

☐ non rispondo

☐ lui \$8, 2

Domanda

152 di 271

Considerando il seguente spezzone di codice si specifichi qual è il valore (in esadecimale) specificato nei 26 bit dell'istruzione j (ipotizzando che l'istruzione beq venga memorizzata all'indirizzo 0x00400000):

beq \$9, \$8, L1
add \$16, \$16, \$16
add \$16, \$16, \$16

```
j EXIT
L1:
sub $15, $16, $9
EXIT:
... # altre istruzioni che non ci interessano
```

☐ 0x1

☐ 0x0400010

☐ non rispondo

☐ mancando delle informazioni, non è possibile specificare la risposta

☐ 0x4

☐ 0x0100002

☐ 0x0400014

☐ 0x0100005

Domanda

153 di 271

Dire a quale istruzione macchina MIPS corrisponde il codice macchina esadecimale 0x21280020

☐ add \$8, \$9, 20

☐ non rispondo

☐ addi \$8, \$9, 20

☐ addi \$8, \$9, 32

☐ ori \$8, \$9, 32

Domanda

154 di 271

Considerando il seguente spezzone di codice, si specifichi qual è il valore (in decimale) specificato nei meno significativi 16 bit dell'istruzione macchina beq:

```
beq $9, $8, L1
add $16, $16, $16
add $16, $16, $16
L1:
sub $15, $16, $9
... # altre istruzioni che non ci interessano
```

☐ 8

☐ 2

☐ non rispondo

☐ 16

☐ 0

☐ 1

Domanda

155 di 271

Data l'istruzione macchina il cui simbolico è "addi \$7, \$3, 10", il campo costituito dai bit dal 25 al 21 compresi avranno valore pari a:

☐ 01010

☐ non rispondo

☐ 00000

☐ 00011

☐ 00111

Domanda

156 di 271

Data l'istruzione macchina il cui simbolico è "addu \$2, \$4, \$12", il campo costituito dai bit dal 25 al 21 compresi avranno valore pari a:

☐ 01100

☐ 00010

☐ 00000

☐ non rispondo

☐ 00100

Domanda

157 di 271

Data l'istruzione macchina il cui simbolico  "subu \$3, \$5, \$13", il campo costituito dai bit dal 25 al 21 compresi avranno valore pari a:

☐ 00101

☐ non rispondo

☐ 01101

☐ 00011

☐ 00000

Domanda

158 di 271

Dato il seguente frammento di codice:

```
.text
main:
li $16, 0li $8, 1
li $17, 5
ciclo:
add $16, $8, $16
addi $8, $8, 1
# istruzione mancante
jr $31
```

Se al termine del programma i registri hanno i seguenti valori: \$8=5, \$16=10, quale tra le seguenti  l'istruzione mancante?

☐ ble \$8, \$17, ciclo

☐ beq \$8, \$17, ciclo

☐ non rispondo

☐ bne \$8, \$17, ciclo

☐ bgt \$8, \$17, ciclo

Domanda

159 di 271

Dato il seguente frammento di codice:

```
.text
main:
li $16, 0
li $8, 1
li $17, 5
ciclo:
add $16, $8, $16
addi $8, $8, 2
# istruzione mancante
jr $31
```

Se al termine del programma i registri hanno i seguenti valori: \$8=5, \$16=4, quale tra le seguenti  l'istruzione mancante?

☐ non rispondo

☐ bne \$8, \$17, ciclo

☐ beq \$8, \$17, ciclo

☐ bge \$8, \$17, ciclo

☐ bgt \$8, \$17, ciclo

Domanda

160 di 271

Dato il seguente frammento di codice:

```
li $10, 2
li $16, 4
ciclo:
bgt $10, $16, fine_ciclo
sw $16, 0($8)
addi $8, $8, 4
addi $10, $10, 3
j ciclo
fine_ciclo:
jr $31
```

Quante volte viene ripetuta la istruzione "sw"?

☐ quattro volte

- ☐ una volta
- ☐ mai
- ☐ non rispondo
- ☐ due volte
- ☐ più di quattro volte

Domanda

161 di 271

Dato il seguente frammento di codice:

```
.text
main:
li $16, 0
li $8, 2
li $17, 6
ciclo:
# istruzione mancante
add $16, $8, $16
addi $8, $8, 2
j ciclo
fine:
jr $31
```

Se al termine del programma i registri hanno i seguenti valori: \$8=2, \$16=0, quale tra le seguenti è l'istruzione mancante?

- ☐ non rispondo
- ☐ bge \$8, \$17, fine
- ☐ beq \$8, \$17, fine
- ☐ bgt \$8, \$17, fine
- ☐ bne \$8, \$17, fine

Domanda

162 di 271

Dato il seguente frammento di codice:

```
.text
main:
li $16, 0
li $8, 2
li $17, 6
ciclo:
# istruzione mancante
add $16, $8, $16
addi $8, $8, 2
j ciclofine:
jr $31
```

Se al termine del programma i registri hanno i seguenti valori: \$8=2, \$16=0, quale tra le seguenti è l'istruzione mancante?

- ☐ blt \$8, \$17, fine
- ☐ beq \$8, \$17, fine
- ☐ non rispondo
- ☐ bge \$8, \$17, fine
- ☐ bgt \$8, \$17, fine

Domanda

163 di 271

Dato il seguente frammento di codice:

```
.text
main:
li $16, 0
li $8, 2
li $17, 6
ciclo:
# istruzione mancante
add $16, $8, $16
addi $8, $8, 2
j ciclofine:
jr $31
```

Se al termine del programma i registri hanno i seguenti valori: \$8=6, \$16=6, quale tra le seguenti è l'istruzione mancante?

- ☐ bne \$8, \$17, fine
- ☐ bgt \$8, \$17, fine

- ☐ beq \$8, \$17, fine
- ☐ non rispondo
- ☐ blt \$8, \$17, fine

Domanda

164 di 271

Dato il seguente frammento di codice:

```
.text
main:
li $16, 0
li $8, 2
li $17, 6
ciclo:
# istruzione mancante
add $16, $8, $16
addi $8, $8, 2
j ciclofine:
jr $31
```

Se al termine del programma i registri hanno i seguenti valori: \$8=6, \$16=6, quale tra le seguenti  l'istruzione mancante?

- ☐ bgt \$8, \$17, fine
- ☐ non rispondo
- ☐ bne \$8, \$17, fine
- ☐ bge \$8, \$17, fine
- ☐ blt \$8, \$17, fine

Domanda

165 di 271

Una etichetta, in un sorgente assembly, identifica in generale:

- ☐ una variabile utilizzata dal programma
- ☐ un registro della macchina
- ☐ il punto di ingresso di una procedura
- ☐ non rispondo
- ☐ una locazione di memoria

Domanda

166 di 271

Nell'assembler MIPS/SPIM le etichette:

- ☐ si riferiscono a locazioni di memoria e sono quindi gestite dall'assemblatore
- ☐ sono istruzioni simboliche e sono quindi gestite dall'assemblatore
- ☐ sono pseudo-istruzioni e sono quindi gestite dall'assemblatore
- ☐ sono istruzioni macchina e sono quindi gestite dall'hardware
- ☐ non rispondo
- ☐ si riferiscono a registri macchina e sono quindi gestite dall'hardware

Domanda

167 di 271

Con riferimento ai principi di funzionamento dell'I/O visti a lezione, rispetto all'I/O a controllo di programma e su Interruzione, la modalita' di I/O in DMA e', tra le altre cose:

- ☐ un'alternativa del tutto comparabile in termini di efficienza, economia e prestazioni alle altre tecniche di I/O
- ☐ piu' efficiente in termini di uso del processore principale
- ☐ piu' veloce in termini di tempo effettivo impiegato per il trasferimento dati
- ☐ piu' economica in termini di componenti elettronici richiesti
- ☐ non rispondo

Domanda

168 di 271

Con riferimento ai principi di funzionamento dell'I/O visti a lezione, si indichi un motivo plausibile per cui la modalita' di I/O in DMA e' piu' efficiente rispetto all'I/O a controllo di programma e ad Interruzione:

- ☐ perche' il DMA e' migliaia di volte piu' veloce della CPU nel trasferire i dati tra Periferiche e Memoria
- ☐ perche', a differenza della CPU, il DMA non deve effettuare busy wait
- ☐ perche' il DMA e' migliaia di volte piu' veloce delle altre tecniche nel completare l'I/O
- ☐ perche', a differenza della CPU, il DMA effettua il polling della periferica molto piu' velocemente
- ☐ perche' con il DMA la CPU e' impegnata solo per predisporre l'inizio e gestire il termine dell'I/O
- ☐ non rispondo

Domanda

169 di 271

Con riferimento ai principi di funzionamento dell'I/O, il DMA richiede una circuiteria apposita, con capacita' di accesso al bus e alle periferiche e per questo e' tipicamente realizzata da:

- ☐ un circuito dedicato all'interno della CPU
- ☐ un pezzo di codice situato nel gestore delle Eccezioni di sistema e attivato dalle Interruzioni delle periferiche
- ☐ un circuito dedicato all'interno della Memoria principale
- ☐ un circuito dedicato, concettualmente pensabile interno alla Periferica
- ☐ non rispondo

Domanda

170 di 271

Con riferimento ai principi di funzionamento dell'I/O, il processore dopo aver avviato il DMA:

- ☐ e' libero di proseguire l'esecuzione di programmi
- ☐ e' costretto a fare polling sulla periferica per verificare se e' pronta, e di conseguenza abilitare e disabilitare il DMA
- ☐ e' costretto a fare busy wait finche' i dati non sono stati trasferiti
- ☐ e' costretto a controllare il DMA finche' il trasferimento non e' terminato
- ☐ non rispondo

Domanda

171 di 271

Con riferimento ai principi di funzionamento dell'I/O, il DMA richiede l'utilizzo di:

- ☐ piu' tempo di CPU per poter completare il trasferimento dei dati
- ☐ un set di istruzioni apposite per essere eseguito
- ☐ meno registri periferica rispetto al controllo di programma
- ☐ piu' registri periferica rispetto al controllo di programma
- ☐ non rispondo

Domanda

172 di 271

Con riferimento ai principi di funzionamento dell'I/O, nel caso di I/O Memory Mapped il bit di Ready di una periferica, fisicamente e' realizzato:

- ☐ nel registro Status del coprocessore 0
- ☐ nei circuiti di una periferica di I/O, ma appare come uno dei bit di una specifica locazione dello spazio di indirizzamento di memoria
- ☐ nel registro Cause del coprocessore 0
- ☐ da una word di memoria RAM del sistema e quindi appare come uno dei bit di una normale locazione di memoria
- ☐ in un registro generale del processore
- ☐ Non rispondo

Domanda

173 di 271

Con riferimento ai principi di funzionamento dell'I/O, nel caso di I/O Memory Mapped, la CPU puo' fare I/O:

- ☐ solo con istruzioni del processore riservate all'I/O
- ☐ solo nel gestore eccezioni
- ☐ solo con il DMA
- ☐ accedendo ai registi dati e controllo della periferica come se fossero normali locazioni di memoria
- ☐ non rispondo

Domanda

174 di 271

Con riferimento ai principi di funzionamento dell'I/O, qual e' il vantaggio principale dell'I/O Memory Mapped?

- ☐ Il set di istruzioni della CPU non deve essere esteso con istruzioni specifiche per accedere ai dispositivi di I/O
- ☐ Semplifica la circuiteria delle periferiche, che quindi sono piu' economiche
- ☐ Permette l'I/O su Interruzione, altrimenti impossibile
- ☐ E' piu' efficiente in termini di velocita' di trasferimento dati con le periferiche
- ☐ non rispondo

Domanda

175 di 271

Come noto una chiamata a una procedura richiede lo svolgimento di una serie di passi. Uno di questi e' la acquisizione delle risorse di memoria sullo stack necessarie per le variabili locali della procedura. Quale insieme di istruzioni svolge questo compito?

- ☐ l'assemblatore, a seguito della analisi delle istruzioni della procedura chiamata
- ☐ il sistema operativo, al momento del trasferimento del controllo dal chiamante al chiamato
- ☐ non rispondo
- ☐ l'assemblatore, assegnando una quantita' fissa di memoria a qualunque procedura
- ☐ il chiamante
- ☐ la procedura chiamata
- ☐ il sistema operativo, all'atto della attivazione del programma

Domanda

176 di 271

Come noto una chiamata a una procedura richiede lo svolgimento di una serie di passi. Uno di questi e' il salvataggio dei parametri per la procedura chiamata in un luogo in cui possano essere letti dalla procedura chiamata. Chi effettua effettivamente questo salvataggio?

- ☐ il sistema operativo, al momento del trasferimento del controllo dal chiamante al chiamato
- ☐ l'assemblatore, a seguito della analisi delle istruzioni della procedura chiamata
- ☐ il sistema operativo, all'atto della attivazione del programma
- ☐ la procedura chiamata
- ☐ il chiamante
- ☐ non rispondo
- ☐ l'assemblatore, assegnando una quantita' fissa di memoria a qualunque procedura

Domanda

177 di 271

Come noto una chiamata a una procedura richiede lo svolgimento di una serie di passi. Uno di questi e' il salvataggio dei risultati forniti dalla procedura in un luogo da dove possano essere letti dalla procedura chiamante. Chi effettua effettivamente questo compito?

- ☐ il sistema operativo, all'atto della attivazione del programma
- ☐ il chiamante
- ☐ non rispondo
- ☐ l'assemblatore, assegnando una quantita' fissa di memoria a qualunque procedura
- ☐ il sistema operativo, al momento del trasferimento del controllo dal chiamato (procedura chiamata) al chiamante (procedura chiamante)
- ☐ la procedura chiamata
- ☐ l'assemblatore, a seguito della analisi delle istruzioni della procedura chiamata

Domanda

178 di 271

Come noto una chiamata a una procedura richiede lo svolgimento di una serie di passi. Uno di questi e' il trasferimento del controllo alla procedura chiamata. Chi effettua effettivamente questo compito?

- ☐ il chiamante
- ☐ l'assemblatore, a seguito della analisi delle istruzioni della procedura chiamata
- ☐ la procedura chiamata
- ☐ il sistema operativo, al momento del trasferimento del controllo dal chiamante al chiamato

- ☐ il sistema operativo, all'atto della attivazione del programma
- ☐ non rispondo
- ☐ l'assemblatore, assegnando una quantita' fissa di memoria a qualunque procedura

Domanda

179 di 271

Come noto una chiamata a una procedura richiede lo svolgimento di una serie di passi. Uno di questi e' il ritorno del controllo alla procedura chiamante. Chi effettua effettivamente questo compito?

- ☐ il sistema operativo, all'atto della attivazione del programma
- ☐ non rispondo
- ☐ l'assemblatore, a seguito della analisi delle istruzioni della procedura chiamata
- ☐ la procedura chiamata
- ☐ il chiamante
- ☐ l'assemblatore, assegnando una quantita' fissa di memoria a qualunque procedura
- ☐ il sistema operativo, al momento del trasferimento del controllo dal chiamante al chiamato

Domanda

180 di 271

Si consideri una procedura A che effettua una chiamata ad una procedura B. La procedura B richiede in ingresso tre parametri (scalari a 32 bit) e fornisce uno scalare a 32 bit in uscita. La procedura A ha calcolato i valori da passare a B rispettivamente nei registri \$t2, \$s0 e \$t1. Quali delle seguenti istruzioni permettono il corretto passaggio dei parametri a B?

- ☐ `move $t2, $a0``move $s0, $a2``move $t1, $a1`
- ☐ non rispondo
- ☐ `move $a2, $t1``move $a0, $t2``move $a1, $s0`
- ☐ `la $a0, $t2``move $a1, $s0``la $a2, $t1`
- ☐ `li $a0, $t2``li $a1, $s0``li $a2, $t1`
- ☐ `move $v0, $t2``move $v1, $s0``move $v2, $t1`

Domanda

181 di 271

La procedura A, durante la sua esecuzione, chiama la procedura figlia B. La procedura B esegue i suoi compiti senza chiamare nessuna altra procedura. La procedura B fornisce 1 scalare a 32 bit in uscita.L'interfaccia tra la procedura A e la procedura B segue le convenzioni di uso dei registri e di passaggio parametri.Indicare quali delle seguenti scelte sono necessarie per garantire un risultato corretto delle elaborazioni.

- ☐ non rispondo
- ☐ la procedura A, al ritorno della chiamata della procedura B, trova il risultato in uscita nel registro \$a1
- ☐ la procedura A, al ritorno della chiamata della procedura B, trova il risultato in uscita nel registro \$t0
- ☐ la procedura A, al ritorno della chiamata della procedura B, trova il risultato in uscita nel registro \$a0
- ☐ la procedura A, al ritorno della chiamata della procedura B, trova il risultato in uscita nel registro \$v0
- ☐ la procedura A, al ritorno della chiamata della procedura B, trova il risultato in uscita nel registro \$k0

Domanda

182 di 271

La procedura A, durante la sua esecuzione, chiama la procedura figlia B. La procedura B esegue i suoi compiti senza chiamare nessuna altra procedura. La procedura B richiede 2 parametri in ingresso (scalari a 32 bit) e fornisce 1 scalare a 32 bit in uscita.L'interfaccia tra la procedura A e la procedura B segue le convenzioni di uso dei registri e di passaggio parametri.Indicare quali delle seguenti scelte sono necessarie per garantire un risultato corretto delle elaborazioni.

- ☐ La procedura B trova i due parametri in ingresso rispettivamente in \$a0 e \$a1. La procedura A al termine della procedura B, trova il parametro in uscita nel registro \$v0
- ☐ La procedura B trova i due parametri in ingresso rispettivamente in \$v0 e \$v1. La procedura A, al termine della procedura B, trova il primo parametro in uscita nel registro \$a0
- ☐ La procedura B trova i due parametri in ingresso rispettivamente in \$a1 e \$a2. La procedura A al termine della procedura B, trova il parametro in uscita nel registro \$v0
- ☐ La procedura B trova i due parametri in ingresso rispettivamente in \$k0 e \$k1. La procedura A, al termine della

procedura B, trova il primo parametro in uscita nel registro \$k0

☐ non rispondo

☐ La procedura B trova i due parametri in ingresso rispettivamente in \$a0 e \$a1. La procedura A, al termine della procedura B, trova il primo parametro in uscita nel registro \$t0

Domanda

183 di 271

La procedura A, durante la sua esecuzione, chiama la procedura figlia B. La procedura B esegue i suoi compiti senza chiamare nessuna altra procedura. La procedura B richiede 4 parametri in ingresso (scalari a 32 bit) e fornisce 1 scalare a 32 bit in uscita.L'interfaccia tra la procedura A e la procedura B segue le convenzioni di uso dei registri e di passaggio parametri.Indicare quali delle seguenti scelte sono necessarie per garantire un risultato corretto delle elaborazioni.

☐ La procedura B trova i quattro parametri in ingresso rispettivamente in \$a0, \$a1, \$a2, \$a3. La procedura A al termine della procedura B, trova il parametro in uscita nel registro \$v0

☐ La procedura B trova i quattro parametri in ingresso rispettivamente in \$s0, \$s1, \$s2, \$s3. La procedura A al termine della procedura B, trova il parametro in uscita nel registro \$v0

☐ La procedura B trova i quattro parametri in ingresso rispettivamente in \$a0, \$a1, \$a2, \$a3. La procedura A, al termine della procedura B, trova il primo parametro in uscita nel registro \$k0

☐ La procedura B trova i quattro parametri in ingresso rispettivamente in \$v0, \$v1, \$v2, \$v3. La procedura A, al termine della procedura B, trova il primo parametro in uscita nel registro \$a0

☐ non rispondo

☐ La procedura A posiziona i parametri di ingresso per B nei registri \$a0, \$a1, \$a2, \$a3; al termine della procedura B, A trova il primo parametro in uscita nel registro \$t0.

Domanda

184 di 271

Quali registri generali deve preservare un gestore delle eccezioni MIPS?

☐ solo il registro \$at

☐ solo i registri \$at e \$v0

☐ i registri generali utilizzati e tutti i registri del Coprocessore 0

☐ solo i registri del Coprocessore 0

☐ solo i registri \$k1 e \$k0

☐ tutti i registri generali utilizzati, compreso \$at, ma esclusi \$k1 e \$k0

☐ non rispondo

Domanda

185 di 271

Se il registro Cause assume il valore 0x00000100, quale eccezione si e' verificata?

☐ Overflow Exception

☐ IBE (fetch illegale dalla memoria)

☐ Break Exception

☐ Syscall Exception

☐ non si e' verificata nessuna eccezione

☐ DBE (accesso illegale alla memoria)

☐ Interrupt Exception

☐ AdEL (lettura non allineata da memoria)

☐ AdES (scrittura non allineata in memoria)

☐ non rispondo

Domanda

186 di 271

Se il registro Cause assume il valore 0x00000018, quale eccezione si e' verificata?

☐ Syscall Exception

☐ Non rispondo

☐ Interrupt Exception

☐ Break Exception

☐ AdEL (lettura non allineata da memoria)

☐ Non si e' verificata nessuna eccezione

☐ Overflow Exception

- ☐ AdES (scrittura non allineata in memoria)
- ☐ DBE (accesso illegale alla memoria)
- ☐ IBE (fetch illegale dalla memoria)

Domanda

187 di 271

Se il registro Cause assume il valore 0x00000200, quale eccezione si e' verificata?

- ☐ DBE (accesso illegale alla memoria)
- ☐ AdES (scrittura non allineata in memoria)
- ☐ Break Exception
- ☐ Syscall Exception
- ☐ IBE (fetch illegale dalla memoria)
- ☐ Overflow Exception
- ☐ Non si e' verificata nessuna eccezione
- ☐ AdEL (lettura non allineata da memoria)
- ☐ Interrupt Exception
- ☐ Non rispondo

Domanda

188 di 271

Se il registro Cause assume il valore 0x00000000, quale eccezione si e' verificata?

- ☐ Syscall Exception
- ☐ Non si e' verificata nessuna eccezione
- ☐ Interrupt Exception
- ☐ AdEL (lettura non allineata da memoria)
- ☐ IBE (fetch illegale dalla memoria)
- ☐ Break Exception
- ☐ Overflow Exception
- ☐ DBE (accesso illegale alla memoria)
- ☐ AdES (scrittura non allineata in memoria)
- ☐ non rispondo

Domanda

189 di 271

Se il registro Cause assume il valore 0x00000020, quale eccezione si e' verificata?

- ☐ Non si e' verificata nessuna eccezione
- ☐ Interrupt Exception
- ☐ Syscall Exception
- ☐ IBE (fetch illegale dalla memoria)
- ☐ AdES (scrittura non allineata in memoria)
- ☐ DBE (accesso illegale alla memoria)
- ☐ Break Exception
- ☐ Overflow Exception
- ☐ AdEL (lettura non allineata da memoria)
- ☐ Non rispondo

Domanda

190 di 271

Se il registro Cause assume il valore 0x00000014, quale eccezione si e' verificata?

- ☐ AdES (scrittura non allineata in memoria)
- ☐ Non si e' verificata nessuna eccezione
- ☐ IBE (fetch illegale dalla memoria)
- ☐ Overflow Exception
- ☐ AdEL (lettura non allineata da memoria)
- ☐ Syscall Exception
- ☐ Break Exception

- ☐ Interrupt Exception
- ☐ DBE (accesso illegale alla memoria)
- ☐ Non rispondo

Domanda

191 di 271

Se il registro Cause assume il valore 0x00000030, quale eccezione si e' verificata?

- ☐ Syscall Exception
- ☐ DBE (accesso illegale alla memoria)
- ☐ Non si e' verificata nessuna eccezione
- ☐ Break Exception
- ☐ IBE (fetch illegale dalla memoria)
- ☐ AdEL (lettura non allineata da memoria)
- ☐ Overflow Exception
- ☐ Interrupt Exception
- ☐ AdES (scrittura non allineata in memoria)
- ☐ Non rispondo

Domanda

192 di 271

Nell'architettura di riferimento MIPS R2000/3000, secondo le convenzioni software utilizzate da PC SPIM, il gestore delle eccezioni puo' essere collocato:

- ☐ solo a partire dalla locazione 0x80000180
- ☐ ovunque nel segmento ktext
- ☐ ovunque nel segmento kdata
- ☐ ovunque nel segmento data
- ☐ ovunque in memoria
- ☐ ovunque nel segmento text
- ☐ non rispondo

Domanda

193 di 271

Considerando di avere una cache di 16 blocchi di 4 words, a che numero di blocco viene mappato l'indirizzo 64 (indirizzamento al byte) ?

- ☐ 4
- ☐ 8
- ☐ 16
- ☐ 2

Domanda

194 di 271

Considerando di avere una cache di 16 blocchi di 8 words, a che numero di blocco viene mappato l'indirizzo 128 (indirizzamento al byte) ?

- ☐ 0
- ☐ 4
- ☐ 16
- ☐ 2

Domanda

195 di 271

Considerando di avere una cache di 4 blocchi di 8 words, a che numero di blocco viene mappato l'indirizzo 128 (indirizzamento al byte) ?

- ☐ 4
- ☐ 2
- ☐ 0
- ☐ 3

Domanda

196 di 271

Considerando di avere una cache di 8 blocchi di 16 words, a che numero di blocco viene mappato l'indirizzo 256(indirizzamento al byte) ?

☐ 4

☐ 8

☐ 2

☐ 6

Domanda

197 di 271

Considerando di avere una cache di 8 blocchi di 4 words, a che numero di blocco viene mappato l'indirizzo 64(indirizzamento al byte) ?

☐ 4

☐ 6

☐ 8

☐ 2

Domanda

198 di 271

Considerando di avere una cache di 8 blocchi di 8 words, a che numero di blocco viene mappato l'indirizzo 128 (indirizzamento al byte) ?

☐ 4

☐ 0

☐ 16

☐ 8

Domanda

199 di 271

Considerando di avere una cache di 8 blocchi di 8 words, a che numero di blocco viene mappato l'indirizzo 64?

☐ 8

☐ 2

☐ 0

☐ 4

Domanda

200 di 271

Considerando di avere una cache di 8 blocchi di 8 words, a che numero di blocco viene mappato l'indirizzo 96 (indirizzamento al byte) ?

☐ 12

☐ 3

☐ 6

☐ 5

Domanda

201 di 271

Data una macchina con 10 CPI per accessi solo in cache, 15 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,8, qual e' il numero medio di CPI ?

☐ 11

☐ 12

☐ 20

☐ 8

Domanda

202 di 271

Data una macchina con 10 CPI per accessi solo in cache, 15 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,9, qual e' il numero medio di CPI ?

☐

10,5

☐

11,5

☐

9

☐

22,5

Domanda

203 di 271

Data una macchina con 10 CPI per accessi solo in cache, 20 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,8, qual e' il numero medio di CPI ?

☐

12

☐

8

☐

16

☐

24

Domanda

204 di 271

Data una macchina con 10 CPI per accessi solo in cache, 25 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,85, qual e' il numero medio di CPI ?

☐

13,75

☐

8,5

☐

12,25

☐

29,75

Domanda

205 di 271

Data una macchina con 2.2 GHz di frequenza di clock, 10 CPI per accessi solo in cache, 15 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,8, qual e' velocit💎 media in istruzioni/sec?

☐

circa 226.2 milioni

☐

25 milioni

☐

200 milioni

☐

75 milioni

Domanda

206 di 271

Data una macchina con 450 MHz di frequenza di clock, 15 CPI per accessi solo in cache, 25 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,7, qual e' velocit💎 media in istruzioni/sec?

☐

75 milioni

☐

circa 26.2 milioni

☐

25 milioni

☐

10 milioni

Domanda

207 di 271

Data una macchina con 5 CPI per accessi solo in cache, 10 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,3, qual e' il numero medio di CPI ?

☐

8,5

☐

1,5

☐

3,5

☐

4,5

Domanda

208 di 271

Data una macchina con 5 CPI per accessi solo in cache, 20 cicli di miss penalty (intesa come tempo di trasferimento

blocco + accesso) e hit probability 0,65, qual e' il numero medio di CPI ?

☐ 10,25

☐ 16,25

☐ 12

☐ 3,25

Domanda

209 di 271

Data una macchina con 5 CPI per accessi solo in cache, 25 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,5, qual e' il numero medio di CPI ?

☐ 16

☐ 15

☐ 12,5

☐ 2,5

Domanda

210 di 271

Data una macchina con 600 MHz di frequenza di clock, 10 CPI per accessi solo in cache, 20 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,8, qual e' velocit💎 media in istruzioni/sec?

☐ 100 milioni

☐ circa 30.5 milioni

☐ 75 milioni

☐ 50 milioni

Domanda

211 di 271

Data una macchina con 700 MHz di frequenza di clock, 5 CPI per accessi solo in cache, 10 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,6, qual e' velocit💎 media in istruzioni/sec?

☐ 100 milioni

☐ circa 120.6 milioni

☐ 75 milioni

☐ 25 milioni

Domanda

212 di 271

Data una macchina con 750 MHz di frequenza di clock, 5 CPI per accessi solo in cache, 30 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,6, qual e' velocit💎 media in istruzioni/sec?

☐ 25 milioni

☐ 50 milioni

☐ circa 80 milioni

☐ 75 milioni

Domanda

213 di 271

Data una macchina con 800 MHz di frequenza di clock, 10 CPI per accessi solo in cache, 30 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,7, qual e' velocit💎 media in istruzioni/sec?

☐ 25 milioni

☐ 100 milioni

☐ circa 50 milioni

☐ 75 milioni

Domanda

214 di 271

Data una macchina con 800 MHz di frequenza di clock, 5 CPI per accessi solo in cache, 15 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,7, qual e' velocit💎 media in istruzioni/sec?

- ☐ circa 94.2 milioni
- ☐ 135 milioni
- ☐ 75 milioni
- ☐ 100 milioni

Domanda

215 di 271

Data una macchina con 800 MHz di frequenza di clock, 5 CPI per accessi solo in cache, 20 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,8, qual e' velocit  media in istruzioni/sec?

- ☐ 100 milioni
- ☐ circa 42 milioni
- ☐ 75 milioni
- ☐ 25 milioni

Domanda

216 di 271

Si supponga di avere una cache a mappaggio diretto con 4 blocchi da 2 word. Se la cache parte vuota e si esegue 2 volte un loop che utilizza le locazioni di memoria 5, 2, 3, 4, 4, quanti miss ci saranno ?

- ☐ 2
- ☐ 5
- ☐ 9
- ☐ 4

Domanda

217 di 271

Si supponga di avere una cache a mappaggio diretto con 4 blocchi da 2 word. Se la cache parte vuota e si esegue 6 volte un loop che utilizza le locazioni di memoria 7, 5, 6, 4, 7 (indirizzamento alla word, non al byte), quanti miss ci saranno ?

- ☐ 2
- ☐ 12
- ☐ 6
- ☐ 0

Domanda

218 di 271

Si supponga di avere una cache a mappaggio diretto con 4 blocchi da 4 word. Se la cache parte vuota e si esegue 3 volte un loop che utilizza le locazioni di memoria 6, 9, 11, 14, 1 (indirizzamento alla word, non al byte), quanti miss ci saranno ?

- ☐ 12
- ☐ 9
- ☐ 0
- ☐ 4

Domanda

219 di 271

Si supponga di avere una cache a mappaggio diretto con 4 blocchi da 4 word. Se la cache parte vuota e si esegue 8 volte un loop che utilizza le locazioni di memoria 6, 4, 11, 15, 5 (indirizzamento alla word, non al byte), quanti miss ci saranno ?

- ☐ 24
- ☐ 3
- ☐ 8
- ☐ 0

Domanda

220 di 271

Si supponga di avere una cache a mappaggio diretto con 8 blocchi da 2 word. Se la cache parte vuota e si esegue 7

volte un loop che utilizza le locazioni di memoria 7, 9, 12, 2, 6 (indirizzamento alla word, non al byte), quanti miss ci saranno ?

☐ 4

☐ 21

☐ 0

☐ 9

Domanda

221 di 271

Si supponga di avere una cache a mappaggio diretto con 8 blocchi da 4 word. Se la cache parte vuota e si esegue 11 volte un loop che utilizza le locazioni di memoria 7, 4, 18, 31, 16 (indirizzamento alla word, non al byte), quanti miss ci saranno ?

☐ 16

☐ 6

☐ 9

☐ 3

Domanda

222 di 271

Si supponga di avere una cache a mappaggio diretto con 8 blocchi da 4 word. Se la cache parte vuota e si esegue 9 volte un loop che utilizza le locazioni di memoria 4, 29, 24, 27, 6 (indirizzamento alla word, non al byte), quanti miss ci saranno ?

☐ 0

☐ 9

☐ 5

☐ 3

Domanda

223 di 271

Si supponga di avere una cache a mappaggio diretto con 8 blocchi da 8 word. Se la cache parte vuota e si esegue 10 volte un loop che utilizza le locazioni di memoria 58, 26, 31, 17, 42 (indirizzamento alla word, non al byte), quanti miss ci saranno ?

☐ 5

☐ 20

☐ 9

☐ 4

Domanda

224 di 271

Si supponga di scrivere dati in maniera sequenziale in un vettore posizionato in memoria da 0x00100000 a 0x0010007FF (estremi inclusi, indirizzamento al byte). Vi sia una cache a mappaggio diretto con 16 blocchi da 4 word; se la cache, inizialmente vuota, alloca sulla scrittura e adotta una politica di write-back, quanti write-back ci saranno dopo aver scritto tutto il vettore?

☐ 120

☐ 2048

☐ 112

☐ 512

☐ 8

Domanda

225 di 271

Si supponga di scrivere dati in maniera sequenziale in un vettore posizionato in memoria da 0x001000000 a 0x001003FF (estremi inclusi, indirizzamento al byte). Vi sia una cache a mappaggio diretto con 16 blocchi da 8 word; se la cache, inizialmente vuota, alloca sulla scrittura e adotta una politica di write-back, quanti write-back ci saranno dopo aver scritto tutto il vettore?

☐ 15

☐ 96

☐ 128

- ☐ 16
- ☐ 64

Domanda

226 di 271

Si supponga di scrivere dati in maniera sequenziale in un vettore posizionato in memoria da 0x01000000 a 00100007FF (estremi inclusi, indirizzamento al byte). Vi sia una cache a mappaggio diretto con 8 blocchi da 8 word; se la cache, inizialmente vuota, alloca sulla scrittura e adotta una politica di write-back, quanti write-back ci saranno dopo aver scritto tutto il vettore?

- ☐ nessuno
- ☐ 56
- ☐ 15
- ☐ 1024
- ☐ 64

Domanda

227 di 271

Si supponga di scrivere dati in maniera sequenziale in un vettore posizionato in memoria da 0x10000000 a 0x100003FF (estremi inclusi, indirizzamento al byte). Vi sia una cache a mappaggio diretto con 8 blocchi da 4 word; se la cache, inizialmente vuota, alloca sulla scrittura e adotta una politica di write-back, quanti write-back ci saranno dopo aver scritto tutto il vettore?

- ☐ 512
- ☐ 72
- ☐ 24
- ☐ 56
- ☐ nessuno

Domanda

228 di 271

Si supponga di scrivere dati in maniera sequenziale in un vettore posizionato in memoria da 0x10010000 a 0x10010FFF (estremi inclusi, indirizzamento al byte). Vi sia una cache a mappaggio diretto con 8 blocchi da 4 word; se la cache, inizialmente vuota, alloca sulla scrittura e adotta una politica di write-back, quanti write-back ci saranno dopo aver scritto tutto il vettore?

- ☐ 128
- ☐ 248
- ☐ 504
- ☐ nessuno
- ☐ 15

Domanda

229 di 271

Si supponga di scrivere dati in maniera sequenziale in un vettore posizionato in memoria da 0x10100000 a 0x101001FF (estremi inclusi, indirizzamento al byte). Vi sia una cache a mappaggio diretto con 16 blocchi da 4 word; se la cache, inizialmente vuota, alloca sulla scrittura e adotta una politica di write-back, quanti write-back ci saranno dopo aver scritto tutto il vettore?

- ☐ 64
- ☐ 15
- ☐ 8
- ☐ 16
- ☐ nessuno

Domanda

230 di 271

Si supponga di scrivere dati in maniera sequenziale in un vettore posizionato in memoria da 0x10101000 a 0x101011FF (estremi inclusi, indirizzamento al byte). Vi sia una cache a mappaggio diretto con 16 blocchi da 8 word; se la cache, inizialmente vuota, alloca sulla scrittura e adotta una politica di write-back, quanti write-back ci saranno dopo aver scritto tutto il vettore?

- ☐ nessuno
- ☐ 16

- ☐ 64
- ☐ 496
- ☐ 8

Domanda

231 di 271

Data una memoria virtuale da 1 Gbyte, pagine da 4 kbyte ed indirizzamento fisico a 28 bit, che percentuale del numero totale di pagine virtuali puo' stare fisicamente in memoria?

- ☐ 50%
- ☐ 80%
- ☐ 40%
- ☐ 25%
- ☐ 12.5%

Domanda

232 di 271

Data una memoria virtuale da 10 Gbyte, pagine da 2 kbyte ed indirizzamento fisico a 33 bit, che percentuale del numero totale di pagine virtuali puo' stare fisicamente in memoria?

- ☐ 40%
- ☐ 12.5%
- ☐ 80%
- ☐ 50%
- ☐ 25%

Domanda

233 di 271

Data una memoria virtuale da 10 Gbyte, pagine da 3 kbyte ed indirizzamento fisico a 32 bit, che percentuale del numero totale di pagine virtuali puo' stare fisicamente in memoria?

- ☐ 50%
- ☐ 40%
- ☐ 25%
- ☐ 12.5%
- ☐ 80%

Domanda

234 di 271

Data una memoria virtuale da 4 Gbyte, pagine da 12 kbyte ed indirizzamento fisico a 30 bit, che percentuale del numero totale di pagine virtuali puo' stare fisicamente in memoria?

- ☐ 40%
- ☐ 12.5%
- ☐ 25%
- ☐ 80%
- ☐ 50%

Domanda

235 di 271

Data una memoria virtuale da 4 Gbyte, pagine da 4 kbyte ed indirizzamento fisico a 30 bit, che percentuale del numero totale di pagine virtuali puo' stare fisicamente in memoria?

- ☐ 50%
- ☐ 80%
- ☐ 40%
- ☐ 12.5%
- ☐ 25%

Domanda

236 di 271

Data una memoria virtuale da 8 Gbyte, pagine da 2 kbyte ed indirizzamento fisico a 32 bit, che percentuale del numero totale di pagine virtuali puo' stare fisicamente in memoria?

- ☐ 25%
- ☐ 80%
- ☐ 50%
- ☐ 40%
- ☐ 12.5%

Domanda

237 di 271

Data una memoria virtuale da 8 Gbyte, pagine da 3 kbyte ed indirizzamento fisico a 30 bit, che percentuale del numero totale di pagine virtuali puo' stare fisicamente in memoria?

- ☐ 25%
- ☐ 40%
- ☐ 50%
- ☐ 12.5%
- ☐ 80%

Domanda

238 di 271

Data una memoria virtuale da 8 Gbyte, pagine da 4 kbyte ed indirizzamento fisico a 32 bit, che percentuale del numero totale di pagine virtuali puo' stare fisicamente in memoria?

- ☐ 25%
- ☐ 12.5%
- ☐ 80%
- ☐ 40%
- ☐ 50%

Domanda

239 di 271

Dove risiede la Page Table di un processo attivo?

- ☐ nella memoria principale
- ☐ Non rispondo
- ☐ nei registri interni alla CPU
- ☐ nella cache
- ☐ nella memoria di massa

Domanda

240 di 271

E' possibile gestire una Page Table senza nessun aiuto da parte dell'architettura hw?

- ☐ No, perche' ci vuole troppo tempo
- ☐ Si', usando una inverted page-table
- ☐ S[◆], a condizione di non utilizzare il TLB
- ☐ Non rispondo
- ☐ No, perche' occorre comunque accorgersi della Page Fault

Domanda

241 di 271

In un meccanismo di memoria virtuale le pagine sono gestite via software perche[◆]:

- ☐ Non rispondo
- ☐ l[◆]hardware si deve occupare della cache
- ☐ la miss penalty alta giustifica l[◆]utilizzo di algoritmi complessi
- ☐ migliora il tempo di accesso ai dati
- ☐ gestire la memoria via hardware e' troppo oneroso

Domanda

242 di 271

In una memoria virtuale si puo' usare un meccanismo di scrittura write-through?

☐

No, non si usa per ragioni di prestazioni

☐

Si, e' l'unico meccanismo utilizzabile

☐

Non rispondo

☐

Si, e' un'alternativa al piu' performante ma piu' costoso write-back

☐

No, non si puo' mai usare perche' non lo si puo' implementare

Domanda

243 di 271

Nel mapping da memoria virtuale a fisica, sapendo che la page table ha entry da 18 bit senza contare i bit di valid, dirty ecc, e sapendo che la page size e' di 4 kbyte, quanto e' grande la memoria fisica?

☐

2 Gbyte

☐

8 Gbyte

☐

1 Gbyte

☐

4 Gbyte

Domanda

244 di 271

Nel mapping da memoria virtuale a fisica, sapendo che la page table ha entry da 18 bit senza contare i bit di valid, dirty ecc, e sapendo che la page size e' di 8 kbyte, quanto e' grande la memoria fisica?

☐

2 Gbyte

☐

8 Gbyte

☐

4 Gbyte

☐

1 Gbyte

Domanda

245 di 271

Nel mapping da memoria virtuale a fisica, sapendo che la page table ha entry da 20 bit senza contare i bit di valid, dirty ecc, e sapendo che la page size e' di 1 kbyte, quanto e' grande la memoria fisica?

☐

4 Gbyte

☐

2 Gbyte

☐

8 Gbyte

☐

1 Gbyte

Domanda

246 di 271

Nel mapping da memoria virtuale a fisica, sapendo che la page table ha entry da 20 bit senza contare i bit di valid, dirty ecc, e sapendo che la page size e' di 4 kbyte, quanto e' grande la memoria fisica?

☐

8 Gbyte

☐

4 Gbyte

☐

1 Gbyte

☐

2 Gbyte

Domanda

247 di 271

Nel mapping da memoria virtuale a fisica, sapendo che la page table ha entry da 20 bit senza contare i bit di valid, dirty ecc, e sapendo che la page size e' di 8 kbyte, quanto e' grande la memoria fisica?

☐

4 Gbyte

☐

2 Gbyte

☐

8 Gbyte

☐

1 Gbyte

Domanda

248 di 271

Nel mapping da memoria virtuale a fisica, sapendo che la page table ha entry da 21 bit senza contare i bit di valid, dirty ecc, e sapendo che la page size e' di 2 kbyte, quanto e' grande la memoria fisica?

- ☐ 4 Gbyte
- ☐ 8 Gbyte
- ☐ 2 Gbyte
- ☐ 1 Gbyte

Domanda

249 di 271

Nel mapping da memoria virtuale a fisica, sapendo che la page table ha entry da 22 bit senza contare i bit di valid, dirty ecc, e sapendo che la page size e' di 1 kbyte, quanto e' grande la memoria fisica?

- ☐ 4 Gbyte
- ☐ 2 Gbyte
- ☐ 8 Gbyte
- ☐ 1 Gbyte

Domanda

250 di 271

Nel mapping da memoria virtuale a fisica, sapendo che la page table ha entry da 22 bit senza contare i bit di valid, dirty ecc, e sapendo che la page size e' di 2 kbyte, quanto e' grande la memoria fisica?

- ☐ 1 Gbyte
- ☐ 8 Gbyte
- ☐ 4 Gbyte
- ☐ 2 Gbyte

Domanda

251 di 271

Ogni volta che c'e' una Page Fault c'e' stato anche un TLB miss?

- ☐ No, perche' la pagina potrebbe essere in memoria
- ☐ Si, per arrivare a una page fault bisogna per prima cosa che la traduzione non sia presente nella TLB
- ☐ Non rispondo
- ☐ No, perche' la traduzione potrebbe essere stata presente nella TLB ma non nella Page Table
- ☐ Si, una page fault genera anche automaticamente un TLB miss

Domanda

252 di 271

Quale delle seguenti propriet  viene garantita da un'implementazione efficace della sicurezza nell'ambito della memoria virtuale?

- ☐ Non rispondo
- ☐ Un processo utente puo' modificare la page table solo in kernel mode
- ☐ Ogni processo puo' accedere solo allo spazio a lui assegnato
- ☐ Ogni processo puo' leggere lo spazio degli altri processi solo in kernel mode
- ☐ Un processo puo' modificare la page table solo se il sistema operativo non e' gia' in kernel mode

Domanda

253 di 271

Quanto e' grande la Page Table di una macchina con indirizzo virtuale di 32 bit e pagine da 1 kbyte, se ogni riga della tabella e' di 32 bit ?

- ☐ 16 Mbyte
- ☐ 4 Mbyte
- ☐ 2 Mbyte
- ☐ 32 Mbyte
- ☐ 1 Mbyte
- ☐ 8 Mbyte

Domanda

254 di 271

Quanto e' grande la Page Table di una macchina con indirizzo virtuale di 32 bit e pagine da 2 kbyte, se ogni riga della tabella e' di 32 bit ?

☐

4 Mbyte

☐

1 Mbyte

☐

2 Mbyte

☐

32 Mbyte

☐

8 Mbyte

☐

16 Mbyte

Domanda

255 di 271

Quanto e' grande la Page Table di una macchina con indirizzo virtuale di 32 bit e pagine da 8 kbyte, se ogni riga della tabella e' di 16 bit ?

☐

4 Mbyte

☐

1 Mbyte

☐

32 Mbyte

☐

8 Mbyte

☐

2 Mbyte

☐

16 Mbyte

Domanda

256 di 271

Quanto e' grande la Page Table di una macchina con indirizzo virtuale di 32 bit e pagine da 8 kbyte, se ogni riga della tabella e' di 32 bit ?

☐

1 Mbyte

☐

2 Mbyte

☐

32 Mbyte

☐

8 Mbyte

☐

4 Mbyte

☐

16 Mbyte

Domanda

257 di 271

Quanto e' grande la Page Table di una macchina con indirizzo virtuale di 34 bit e pagine da 1 kbyte, se ogni riga della tabella e' di 32 bit ?

☐

2 Mbyte

☐

8 Mbyte

☐

32 Mbyte

☐

16 Mbyte

☐

1 Mbyte

☐

64 Mbyte

☐

4 Mbyte

Domanda

258 di 271

Quanto e' grande la Page Table di una macchina con indirizzo virtuale di 34 bit e pagine da 2 kbyte, se ogni riga della tabella e' di 32 bit ?

☐

4 Mbyte

☐

8 Mbyte

☐

1 Mbyte

☐

16 Mbyte

☐

32 Mbyte

☐

2 Mbyte

Domanda

259 di 271

Quanto e' grande la Page Table di una macchina con indirizzo virtuale di 34 bit e pagine da 4 kbyte, se ogni riga della tabella e' di 32 bit ?

☐

2 Mbyte

☐

8 Mbyte

☐

32 Mbyte

☐

16 Mbyte

☐

1 Mbyte

☐

4 Mbyte

Domanda

260 di 271

Quanto e' grande la Page Table di una macchina con indirizzo virtuale di 34 bit e pagine da 8 kbyte, se ogni riga della tabella e' di 32 bit ?

☐

8 Mbyte

☐

8 Mbyte

☐

2 Mbyte

☐

16 Mbyte

☐

4 Mbyte

☐

32 Mbyte

Domanda

261 di 271

Se una page table ha 2^18 righe da 20 bit, includendo i bit dirty, write e valid, e l'indirizzo virtuale e' da 32 bit, quanto e' grande la memoria fisica?

☐

8 Gbyte

☐

512 Mbyte

☐

1 Gbyte

☐

2 Gbyte

☐

4 Gbyte

Domanda

262 di 271

Se una page table ha 2^18 righe da 22 bit, includendo i bit dirty, write e valid, e l'indirizzo virtuale e' da 30 bit, quanto e' grande la memoria fisica?

☐

2 Gbyte

☐

1 Gbyte

☐

8 Gbyte

☐

4 Gbyte

☐

512 Mbyte

Domanda

263 di 271

Se una page table ha 2^20 righe da 18 bit, includendo i bit dirty e valid, e l'indirizzo virtuale e' da 32 bit, quanto e' grande la memoria fisica?

☐

4 Gbyte

☐

2 Gbyte

☐

512 Mbyte

☐

256 Mbyte

☐

1 Gbyte

Domanda

264 di 271

Se una page table ha 2^20 righe da 19 bit, includendo i bit dirty e valid, e l'indirizzo virtuale e' da 32 bit, quanto e' grande la memoria fisica?

- ☐ 1 GByte
- ☐ 2 Gbyte
- ☐ 8 Gbyte
- ☐ 4 Gbyte
- ☐ 512 Mbyte

Domanda

265 di 271

Se una page table ha 2^{20} righe da 20 bit, includendo i bit dirty, write e valid, e l'indirizzo virtuale e' da 32 bit, quanto e' grande la memoria fisica?

- ☐ 4 Gbyte
- ☐ 512 Mbyte
- ☐ 1 Gbyte
- ☐ 256 Mbyte
- ☐ 2 Gbyte

Domanda

266 di 271

Se una page table ha 2^{20} righe da 21 bit, includendo i bit dirty, write e valid, e l'indirizzo virtuale e' da 32 bit, quanto e' grande la memoria fisica?

- ☐ 1 Gbyte
- ☐ 8 Gbyte
- ☐ 2 Gbyte
- ☐ 4 Gbyte
- ☐ 512 Mbyte

Domanda

267 di 271

Se una page table ha 2^{20} righe da 23 bit, includendo i bit dirty e valid, e l'indirizzo virtuale e' da 32 bit, quanto e' grande la memoria fisica?

- ☐ 512 Mbyte
- ☐ 8 Gbyte
- ☐ 2 Gbyte
- ☐ 4 Gbyte
- ☐ 1 Gbyte

Domanda

268 di 271

Se una page table ha 2^{20} righe da 23 bit, includendo i bit dirty, write e valid, e l'indirizzo virtuale e' da 32 bit, quanto e' grande la memoria fisica?

- ☐ 1 Gbyte
- ☐ 8 Gbyte
- ☐ 2 Gbyte
- ☐ 4 Gbyte
- ☐ 512 Mbyte

Domanda

269 di 271

Un meccanismo di memoria virtuale utilizza pagine di almeno qualche migliaio di byte, tra gli altri motivi, anche perche':

- ☐ perche' tradizionalmente si e' sempre fatto cosi'
- ☐ perche' accedere a un byte o a 100 byte di un disco richiede essenzialmente lo stesso tempo
- ☐ perche' la miss penalty e' estremamente bassa
- ☐ Non rispondo
- ☐ perche' i programmi sono di molte migliaia di byte

Domanda

270 di 271

Un meccanismo di memoria virtuale utilizza pagine di almeno qualche migliaio di byte, tra gli altri motivi, anche perche':

☐

perche' la miss penalty e' estremamente alta

☐

Non rispondo

☐

perche' la miss penalty e' estremamente bassa

☐

perche' i programmi sono di molte migliaia di byte

☐

perche' tradizionalmente si e' sempre fatto cosi'

Domanda

271 di 271

Un meccanismo di memoria virtuale utilizza pagine di almeno qualche migliaio di byte, tra gli altri motivi, anche perche':

☐

perche' tradizionalmente si e' sempre fatto cosi'

☐

perche' il divario di tempo di accesso tra memoria RAM e disco e' molto alto

☐

perche' la miss penalty e' estremamente bassa

☐

Non rispondo

☐

perche' i programmi sono di molte migliaia di byte

